TSMC ตั้งเป้าเริ่มผลิตชิปด้วย High-NA EUV ในปี 2030 โดยรอให้เทคโนโลยีพร้อมและต้นทุนลดลง

เริ่มใช้ในปี 2030 ก่อนเปลี่ยนไปใช้มาสก์ขนาดใหญ่ขึ้น

TSMC วางแผนเริ่มใช้เทคโนโลยีลิโทกราฟี High-NA EUV ของ ASML ในการผลิตชิปขั้นสูงจำนวนมากในปี 2030 โดยเลือกที่จะรอให้การผลิตมีความพร้อมมากขึ้นและต้นทุนเหมาะสมกว่าเดิม แม้ Intel จะมีประสบการณ์กับอุปกรณ์ดังกล่าวมากขึ้นแล้วก็ตาม C.C. Wei ประธานและซีอีโอ ระบุว่าการเริ่มใช้ในภายหลังจะไม่ทำให้ผู้ผลิตชิปจากไต้หวันเสียเปรียบในการแข่งขัน

กำหนดการแบ่งเป็นสองช่วง เริ่มแรก TSMC จะใช้โฟโตมาสก์ขนาด 6 นิ้วที่มีอยู่ ซึ่งบรรจุลวดลายวงจรที่จะถ่ายโอนไปยังแผ่นเวเฟอร์ซิลิคอน โครงการร่วมของอุตสาหกรรมกับ ASML ตั้งเป้าสร้างสายการผลิตนำร่องสำหรับมาสก์ขนาดใหญ่ขึ้น 12 นิ้วภายในปี 2031 และจะมีระบบลิโทกราฟีพร้อมรองรับการผลิตชิปขั้นสูงภายในปี 2033

ASML และ TSMC ระบุเป้าหมายเหล่านี้ในประกาศความร่วมมือด้านเทคโนโลยีเมื่อวันที่ 8 กันยายน 2026 ทั้งสองบริษัทกล่าวว่าก่อตั้งโครงการดังกล่าวเมื่อวันก่อนหน้า ก่อนการประชุม SPIE BACUS ที่เมืองมอนเทอเรย์ รัฐแคลิฟอร์เนีย เป้าหมายที่ระบุไว้คือเพิ่มผลิตภาพของโรงงาน ลดต้นทุนการผลิตชิป และลดข้อจำกัดในการพิมพ์ลวดลายวงจรขนาดใหญ่

Wei ยืนยันแผนเริ่มใช้ในปี 2030 อีกครั้งระหว่างการหารือกับนักลงทุนประจำไตรมาสที่สามของ TSMC โดยจุดยืนของเขาผูกการซื้อและใช้งานเครื่องมือทรงพลังรุ่นใหม่เข้ากับความต้องการเชิงปฏิบัติในการผลิตชิปให้มีความน่าเชื่อถือและมีราคาที่ลูกค้ารับได้

เหตุผลที่ TSMC รอให้การผลิตพร้อม

Wei ระบุข้อกำหนดสามประการสำหรับการนำอุปกรณ์ใหม่เข้าสู่การผลิตจำนวนมาก ได้แก่ ความสามารถทางเทคนิค ต้นทุนที่สมเหตุสมผล และความพร้อมใช้งาน เขาให้น้ำหนักกับความพร้อมใช้งานมากที่สุด หมายถึงอุปกรณ์และกระบวนการผลิตที่เกี่ยวข้องต้องพร้อมสำหรับการใช้งานอย่างเชื่อถือได้ในปริมาณการผลิตขนาดใหญ่

TSMC คาดว่า High-NA EUV จะตอบโจทย์เงื่อนไขเหล่านี้ได้ดียิ่งขึ้นในปี 2030 บริษัทกำลังปรับปรุงประสิทธิภาพการผลิตและทำงานอย่างใกล้ชิดกับ ASML พร้อมกับพัฒนากระบวนการผลิตขั้นสูงต่อไปโดยใช้เทคโนโลยีลิโทกราฟีที่มีอยู่

มีการประเมินว่าเครื่องฉายแสง High-NA มีราคาประมาณเครื่องละ 400 ล้านดอลลาร์สหรัฐ ในราคานี้ การตัดสินใจทางธุรกิจไม่ได้ขึ้นอยู่แค่กับว่าอุปกรณ์พิมพ์ลวดลายได้เล็กเพียงใด TSMC ยังต้องพิจารณาด้วยว่าเครื่องจะประมวลผลเวเฟอร์ได้กี่แผ่น ทำงานได้สม่ำเสมอเพียงใด และผลิตชิปที่ใช้งานได้ออกมาได้กี่ชิ้น

สำหรับลูกค้า ชิปที่ใช้งานได้มีความสำคัญกว่าการทำขั้นตอนฉายแสงสำเร็จ เครื่องที่มีราคาสูงขึ้นก็ยังคุ้มค่าทางเศรษฐกิจได้ หากช่วยลดขั้นตอนการผลิตอื่นหรือเพิ่มผลผลิต กำหนดการของ Wei ตั้งอยู่บนความคาดหวังว่าเงื่อนไขด้านเทคนิคและการเงินที่เกี่ยวข้องจะเหมาะกับความต้องการการผลิตของ TSMC ภายในปี 2030

High-NA เปลี่ยนแปลงอะไรในโรงงานชิป

ลิโทกราฟีใช้แสงถ่ายโอนลวดลายวงจรลงบนเวเฟอร์ซิลิคอนที่เคลือบสารไว้ ผู้ผลิตชิปทำขั้นตอนนี้และขั้นตอนการผลิตอื่นซ้ำหลายครั้งเพื่อสร้างชั้นวัสดุจำนวนมากที่ทำให้โปรเซสเซอร์ทำงานได้ EUV ย่อมาจาก extreme ultraviolet หรือรังสีอัลตราไวโอเลตสุดขีด ซึ่งเป็นแสงที่ใช้สร้างลวดลายขนาดเล็กมากเป็นพิเศษ

High-NA ช่วยยกระดับระบบออปติก ค่า numerical aperture ซึ่งย่อเป็น NA ใช้อธิบายความสามารถในการรับแสงและแยกรายละเอียดขนาดเล็ก ระบบ EUV ในปัจจุบันมีค่า NA อยู่ที่ 0.33 ส่วน High-NA เพิ่มค่านี้เป็น 0.55

ความละเอียดขั้นต่ำที่ระบุไว้ดีขึ้นจากประมาณ 13 นาโนเมตรเป็น 8 นาโนเมตรในการฉายแสงครั้งเดียว หรือเล็กลงราว 38% เมื่อคำนวณจากตัวเลขทั้งสอง สำหรับลวดลายบางประเภท ความละเอียดที่สูงขึ้นอาจทำให้การฉายแสงสองครั้งขึ้นไปถูกรวมเหลือครั้งเดียว ช่วยลดขั้นตอนการผลิต เวลา และโอกาสเกิดข้อบกพร่อง

การเปลี่ยนแปลงทางออปติกยังทำให้เกิดข้อจำกัดด้วย กล่าวคือ เมื่อใช้มาสก์ที่มีอยู่ High-NA จะฉายพื้นที่ได้ประมาณครึ่งหนึ่งของพื้นที่ฉายแสง EUV แบบปกติ ลวดลายชิปขนาดใหญ่อาจต้องอาศัยการฉายแสงแยกส่วนแล้วนำมาต่อกันด้วยกระบวนการที่เรียกว่า stitching ทำให้ขนาดมาสก์เป็นส่วนสำคัญของการเปลี่ยนผ่าน โดยเฉพาะสำหรับโปรเซสเซอร์ขนาดใหญ่ที่ใช้ในงานปัญญาประดิษฐ์

เหตุใดโฟโตมาสก์ขนาดใหญ่ขึ้นจึงสำคัญ

TSMC และ ASML วางแผนเปลี่ยนจากรูปแบบมาสก์ปัจจุบัน ซึ่งมีขนาดประมาณ 6 x 6 นิ้ว ไปสู่รูปแบบที่ใหญ่ขึ้น ซึ่งเรียกว่ามาสก์ขนาด 12 นิ้วและมีขนาดประมาณ 6 x 12 นิ้ว ตัวเลขเหล่านี้หมายถึงมาสก์ที่มีลวดลายซึ่งใช้กับอุปกรณ์ลิโทกราฟี ส่วนเวเฟอร์ซิลิคอนคือแผ่นวงกลมแยกต่างหากที่ใช้ผลิตชิป

ทั้งสองบริษัทคาดว่ามาสก์ขนาดใหญ่ขึ้นจะเพิ่มผลิตภาพของเครื่องสแกน ลดต้นทุนการผลิตชิป และขจัดข้อจำกัดในการต่อภาพ เครื่องสแกนคือเครื่องลิโทกราฟีที่ฉายลวดลายจากมาสก์ลงบนเวเฟอร์ ผลิตภาพของเครื่องมีผลต่อปริมาณงานการผลิตที่โรงงานทำได้ด้วยอุปกรณ์ราคาแพง

Christophe Fouquet ประธานและซีอีโอของ ASML อธิบายลำดับการดำเนินงานที่วางแผนไว้ในประกาศร่วมว่า

เราคาดว่าการนำ High-NA EUV มาใช้จะเพิ่มขึ้นอย่างต่อเนื่องตามแนวทางการย่อขนาดอุปกรณ์ โดยเริ่มจากมาสก์ขนาด 6 นิ้วที่ใช้อยู่ในปัจจุบัน จากนั้นจึงได้รับการสนับสนุนเพิ่มเติมจากมาสก์ขนาด 12 นิ้ว ซึ่งช่วยเพิ่มผลิตภาพของเครื่องสแกน และทำให้อุตสาหกรรมตอบสนองความต้องการชิปที่มีขนาดเล็กลง เร็วขึ้น และประหยัดพลังงานมากขึ้นได้

การเปลี่ยนผ่านนี้ต้องอาศัยการพัฒนามากกว่าแค่ตัวเครื่องสแกน การผลิตมาสก์ เครื่องมือสร้างลวดลาย อุปกรณ์ขนย้าย และซอฟต์แวร์ออกแบบ ล้วนต้องรองรับรูปแบบที่ใหญ่ขึ้น แผนการผลิตเริ่มต้นของ TSMC ในปี 2030 จะใช้มาสก์ขนาดมาตรฐานที่มีอยู่ โดยจะเปลี่ยนไปใช้รูปแบบใหญ่ขึ้นเมื่อระบบสนับสนุนพร้อม

หมุดหมายจนถึงปี 2033

กำหนดการของ TSMC แยกการเริ่มใช้ High-NA ในการผลิตจำนวนมากออกจากการนำมาสก์ขนาดใหญ่ขึ้นมาใช้ในภายหลัง ประกาศร่วมระบุเป้าหมายการผลิตไว้สามข้อ ขณะที่แผนผังกระบวนการผลิตของบริษัทระบุว่าจะมีชิปรุ่นต่าง ๆ หลายรุ่นเกิดขึ้นก่อนถึงเป้าหมายเหล่านั้น

• 2025: กระบวนการ N2 ของ TSMC เริ่มผลิตจำนวนมากในไตรมาสที่สี่
• 2027: คาดว่าจะเริ่มทดลองผลิต A14
• 2028: กำหนดให้เริ่มผลิต A14 จำนวนมาก
• 2029: คาดว่า A13 และ A12 จะเริ่มผลิตจำนวนมากโดยใช้เทคโนโลยี EUV ที่มีอยู่
• 2030: TSMC ตั้งใจเริ่มผลิตชิปโหนดขั้นสูงจำนวนมากด้วย High-NA EUV โดยใช้มาสก์ขนาด 6 นิ้วที่มีอยู่
• 2031: โครงการร่วมของ ASML และ TSMC ตั้งเป้าสร้างสายการผลิตนำร่องสำหรับโฟโตมาสก์ขนาด 12 นิ้ว
• 2033: โครงการตั้งเป้าให้ระบบลิโทกราฟีพร้อมสำหรับการผลิตชิปขั้นสูงโดยใช้มาสก์ขนาดใหญ่ขึ้น

ประกาศเดือนกันยายนระบุวันที่ในปี 2031 และ 2033 เป็นเป้าหมาย สายการผลิตนำร่องเปิดโอกาสให้บริษัทต่าง ๆ พัฒนาและปรับปรุงแนวทางการผลิตก่อนขยายไปสู่การผลิตในวงกว้าง ส่วนความพร้อมของระบบอย่างเต็มรูปแบบต้องอาศัยการทำงานร่วมกันของอุปกรณ์และกระบวนการสนับสนุน

TSMC ยังไม่ได้เปิดเผยว่าโหนดกระบวนการผลิตรุ่นแรกที่จะใช้ High-NA ในปี 2030 คือรุ่นใด จำนวนเครื่องที่วางแผนจะติดตั้ง หรือคาดว่าจะประหยัดต้นทุนได้เท่าใด มีการคาดเดาว่า A10 และ A11 อาจเป็นตัวเลือกที่เป็นไปได้ ขณะที่การพัฒนา A10 ปรากฏอยู่ในหน่วยงานวิจัยของ TSMC อย่างไรก็ตาม ประกาศแผนการใช้งานอย่างเป็นทางการของบริษัทยังไม่ได้ระบุชื่อโหนดแรก

Intel และ Samsung เดินหน้าเร็วกว่า

Intel ประกอบระบบ High-NA EUV เชิงพาณิชย์เครื่องแรกในรัฐออริกอนเมื่อปี 2024 และเริ่มใช้เทคโนโลยีนี้ในชั้นการผลิตที่เลือกไว้ในเวลาต่อมา Intel และ ASML ระบุถึงการใช้งานกับ Intel 18A และโปรเซสเซอร์ Panther Lake บางรุ่นที่วางจำหน่ายในชื่อ Core Ultra Series 3

ภายในเดือนกันยายน 2026 Intel และ ASML ระบุว่ามีการประมวลผลเวเฟอร์มากกว่า 1 ล้านแผ่นด้วยอุปกรณ์ High-NA ยอดดังกล่าวครอบคลุมการตรวจสอบอุปกรณ์ การทดสอบ การวิจัย และการผลิตชั้นวัสดุเฉพาะบางส่วน Intel กล่าวว่า ชั้นการผลิต 18A บางชั้นที่ทำด้วย High-NA มีประสิทธิภาพเทียบเท่าหรือสูงกว่าที่ได้จาก EUV NA 0.33 ที่ใช้อยู่

Samsung ประกาศแผนนำ High-NA EUV มาใช้ในการผลิต DRAM จำนวนมากภายในปี 2028 ด้วย DRAM คือหน่วยความจำที่เก็บข้อมูลชั่วคราวระหว่างที่คอมพิวเตอร์หรืออุปกรณ์อื่นกำลังทำงาน Samsung คาดว่าลิโทกราฟีที่ละเอียดขึ้นจะช่วยให้ขั้นตอนบางส่วนในการผลิตหน่วยความจำง่ายขึ้นและเพิ่มประสิทธิภาพ

ดังนั้นแต่ละบริษัทจึงเดินหน้าด้วยกำหนดการผลิตและการใช้งานที่ต่างกัน Intel กำลังสะสมประสบการณ์การใช้งานกับชั้นการผลิตชิปตรรกะบางชั้น Samsung ตั้งเป้าใช้กับหน่วยความจำ ส่วน TSMC จะต่อยอดกลยุทธ์อุปกรณ์ปัจจุบันก่อนเริ่มผลิตด้วย High-NA ในปี 2030 ทั้งสามบริษัทได้รับการระบุว่าเป็นผู้สนับสนุนการเปลี่ยนผ่านไปสู่มาสก์ขนาดใหญ่ขึ้น

ความต้องการ A14 เพิ่มขึ้นก่อน High-NA มาถึง

แผนกระบวนการผลิตในระยะใกล้ของ TSMC กำลังเดินหน้าไปตามกำหนดการอีกชุดหนึ่ง Wei กล่าวว่า บริษัทกำลังหารือกับลูกค้าเกี่ยวกับ A14 มากกว่าเมื่อครั้ง N2 และคาดว่า A14 จะเป็นโหนดที่มีขนาดใหญ่กว่า โหนดคือเทคโนโลยีการผลิตแต่ละรุ่น ซึ่งมีหลักเกณฑ์การออกแบบ คุณลักษณะด้านประสิทธิภาพ และกระบวนการผลิตเป็นของตนเอง

A14 มีกำหนดเริ่มผลิตในปี 2028 ซึ่งเร็วกว่าแผนเริ่มใช้ High-NA ของ TSMC สองปี คาดว่า A13 ซึ่งเป็นรุ่นปรับปรุงต่อยอดจาก A14 จะมีความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้นประมาณ 6% ส่วน A12 จะนำเทคโนโลยีจ่ายไฟด้านหลังชิป Super Power Rail ของ TSMC มาใช้กับแพลตฟอร์ม A14

การจ่ายไฟด้านหลังนำกระแสไฟฟ้าเข้าสู่ชิปจากด้านหลัง ทำให้มีพื้นที่ส่วนอื่นเพิ่มขึ้นสำหรับการเชื่อมต่อสัญญาณ Wei กล่าวว่า การนำเทคโนโลยีนี้มาใช้ขึ้นอยู่กับความต้องการของผลิตภัณฑ์แต่ละชนิด ตัวเร่งการประมวลผล AI บางรุ่นอาจใช้เทคโนโลยีนี้ ขณะที่ผลิตภัณฑ์สมาร์ตโฟนอาจไม่ใช้

Wei ยังกล่าวด้วยว่า TSMC กำลังเตรียมเพิ่มการผลิตชิปสมาร์ตโฟนขนาดเล็กและตัวเร่งการประมวลผล AI ขนาดใหญ่กว่ามากในเวลาเดียวกัน เขาระบุว่าเส้นโค้งการเรียนรู้ด้านการผลิตอยู่ในระดับสมเหตุสมผล และลูกค้าพึงพอใจ สำหรับลูกค้าแล้ว ทางเลือกในระยะใกล้คือกระบวนการผลิตและคุณสมบัติที่เหมาะกับผลิตภัณฑ์ของตน โดย High-NA จะกลายเป็นส่วนหนึ่งของชุดเครื่องมือการผลิตในภายหลัง

การบรรจุชิปขยายตัวควบคู่กับวงจรที่ละเอียดขึ้น

TSMC ยังพัฒนาบรรจุภัณฑ์ขั้นสูงขนาดใหญ่ขึ้นที่เชื่อมต่อชิปหลายตัวและชิ้นส่วนหน่วยความจำเข้าด้วยกัน Wei กล่าวว่า บริษัทผลิตผลิตภัณฑ์ที่มีขนาดห้าเท่าของเรติเคิลได้จำนวนมากโดยมีอัตราผลผลิตดี และกำลังพัฒนาบรรจุภัณฑ์ที่มีขนาดเก้าเท่า และต่อไปจะเป็น 14 เท่าของเรติเคิล

เรติเคิลคือมาสก์ที่มีลวดลายวงจร ในการกล่าวถึงการบรรจุชิป การระบุขนาดเป็นเท่าของเรติเคิลหมายถึงขนาดของชุดประกอบเมื่อเทียบกับพื้นที่ฉายแสงมาตรฐานของลิโทกราฟี การบรรจุชิปทำหน้าที่เชื่อมต่อส่วนประกอบต่าง ๆ ให้เป็นระบบที่ทำงานได้ ส่วนลิโทกราฟีใช้สร้างลวดลายในระหว่างการผลิตชิป

Wei กล่าวว่า CoWoS ยังคงเป็นตัวเลือกด้านการบรรจุชิปที่ลูกค้าต้องการมากที่สุด TSMC กำลังพัฒนา CoPoS ซึ่งเป็นแนวทางการบรรจุชิปที่ใช้แผง เพื่อช่วยลดต้นทุนในอนาคต บรรจุภัณฑ์ขนาดใหญ่มีความสำคัญต่อระบบ AI เพราะช่วยให้เชื่อมต่อชิปประมวลผลและหน่วยความจำเข้าด้วยกันอย่างใกล้ชิดภายในชุดประกอบเดียว

ประกาศ High-NA อย่างเป็นทางการเชื่อมโยงความต้องการอุปกรณ์ในอนาคตเข้ากับสถาปัตยกรรมทรานซิสเตอร์ที่ซับซ้อนขึ้น ซึ่งใช้ในแอปพลิเคชัน AI TSMC คาดว่าจำนวนชั้นที่ต้องใช้ High-NA EUV จะเพิ่มขึ้นเมื่อกระบวนการผลิตพัฒนาก้าวหน้าขึ้น แผนของบริษัทจึงผสานการผลิตชิปที่ละเอียดขึ้นเข้ากับบรรจุภัณฑ์ที่ใหญ่ขึ้นและมีความสามารถมากขึ้น

กำลังการผลิตและการลงทุนเป็นไปตามความต้องการของลูกค้า

การวางแผนกำลังการผลิตของ TSMC ครอบคลุมทั้งลูกค้าที่ออกแบบชิปและบริษัทที่ดำเนินงานโรงงานผลิตของตนเอง Wei กล่าวว่า บริษัทปฏิบัติต่อลูกค้าทั้งสองกลุ่มอย่างเท่าเทียมกัน และนำกำลังการผลิตภายในของลูกค้ามาพิจารณาเมื่อตัดสินใจว่าจะจัดเตรียมการสนับสนุนด้านการผลิตมากน้อยเพียงใด

Wei ยังกล่าวด้วยว่า โดยทั่วไป TSMC ห้ามลูกค้านำโควตากำลังการผลิตไปขายต่อหรือประมูล การจัดการพิเศษที่เกี่ยวข้องกับการให้สิทธิใช้มาสก์นั้นมีปริมาณเวเฟอร์น้อยมาก นโยบายนี้ทำให้ TSMC มีบทบาทโดยตรงมากขึ้นในการกำหนดว่ากำลังการผลิตของบริษัทจะรองรับผลิตภัณฑ์ของลูกค้าอย่างไร

Wendell Huang ประธานเจ้าหน้าที่ฝ่ายการเงินกล่าวว่า การใช้จ่ายด้านเงินลงทุนในช่วงปี 2026 ถึง 2028 คาดว่าจะสูงกว่าสามปีก่อนหน้าอย่างมาก แต่ยังเร็วเกินไปที่จะให้ตัวเลขโดยละเอียดสำหรับปี 2027 และปีถัดไป เขากล่าวว่าต้นทุนอุปกรณ์ วัสดุ และแรงงานกำลังเพิ่มขึ้น ขณะที่ความต้องการระยะยาวจากลูกค้ายังคงเป็นแรงขับเคลื่อนหลักของการลงทุน

TSMC ยังประเมินว่าการขยายโรงงานในต่างประเทศจะทำให้อัตรากำไรขั้นต้นลดลง 3 ถึง 4 จุดเปอร์เซ็นต์ในช่วงท้ายของแผนระยะห้าปี แรงกดดันด้านค่าใช้จ่ายเหล่านี้ช่วยอธิบายว่าเหตุใดประสิทธิภาพการผลิตจึงเป็นปัจจัยสำคัญอย่างยิ่งในการตัดสินใจเรื่อง High-NA เครื่องจักรที่มีราคาประมาณ 400 ล้านดอลลาร์สหรัฐต้องสอดคล้องกับแผนที่ใหญ่กว่าด้านผลผลิตโรงงาน ความต้องการของลูกค้า และความสามารถในการทำกำไร

Wei กล่าวถึงจุดประสงค์ของความร่วมมือในประกาศร่วมว่า

เราเชื่อเสมอมาว่า เมื่ออุตสาหกรรมร่วมมือกันแก้ปัญหาที่ซับซ้อน เราจะเปิดโอกาสที่บริษัทใดบริษัทหนึ่งไม่อาจทำได้เพียงลำพัง

TSMC มุ่งมั่นที่จะเริ่มผลิตด้วย High-NA ในปี 2030 จากนั้นเพิ่มผลิตภาพต่อไปด้วยมาสก์ขนาดใหญ่ขึ้น เมื่ออุตสาหกรรมพัฒนาขั้นต่อไปเสร็จสมบูรณ์ ลูกค้าจะเห็นผลลัพธ์ผ่านกระบวนการผลิต กำลังการผลิตที่มีให้ใช้ และต้นทุนของชิปในอนาคต

ประเด็นสำคัญ

• TSMC ตั้งใจเริ่มผลิตชิปโหนดขั้นสูงจำนวนมากด้วย High-NA EUV ในปี 2030
• Wei กล่าวว่า ความพร้อมทางเทคนิคและต้นทุนที่สมเหตุสมผลเป็นปัจจัยกำหนดเวลา และคาดว่าการเริ่มใช้ในภายหลังจะไม่ทำให้บริษัทเสียเปรียบในการแข่งขัน
• การผลิตช่วงแรกจะใช้มาสก์ขนาด 6 นิ้วที่มีอยู่
• TSMC และ ASML ตั้งเป้าสร้างสายการผลิตนำร่องสำหรับมาสก์ขนาดใหญ่ขึ้นภายในปี 2031 และให้ระบบการผลิตที่รองรับพร้อมภายในปี 2033
• Intel ใช้ High-NA กับชั้นการผลิตบางส่วนแล้ว ส่วน Samsung ตั้งเป้าเริ่มผลิต DRAM ในปี 2028
• A14 มีกำหนดเริ่มผลิตจำนวนมากในปี 2028 ก่อนที่ TSMC จะเริ่มใช้ High-NA
• TSMC ยังไม่ได้ระบุโหนดกระบวนการผลิต High-NA รุ่นแรก หรือเปิดเผยจำนวนอุปกรณ์และตัวเลขคาดการณ์การประหยัดต้นทุน